Введение в VHDL


Традиционный подход к проектированию дискретных вычислительных систем (ДС) состоит в последовательном решении задач и оптимизации некоторого начального варианта проектируемой ДС. Поэтому давней мечтой разработчиков ДС было создание единых средств описания ДС, которые позволяли бы решать задачи верификации и синтеза схем с различной степенью детальности их описания и, таким образом, объединить этапы проектирования в единый процесс нисходящего проектирования «сверху вниз».

Появление языка VHDL (в отечественной литературе первое описание языка VHDL приводится в книге Армстронга «Моделирование цифровых систем на языке VHDL») в определенной степени позволяет автоматизировать задачи проектирования от описания структуры и алгоритма функционирования ДС до реализации кристаллов микросхем. Язык VHDL с 1987 года принят в качестве стандарта ANSI/IEEE Std 1076—1993.

Одним из главных свойств языка VHDL является ориентированность на описание аппаратуры дискретных схем и ее работы во времени. Поэтому основными в VHDL являются такие близкие разработчику аппаратуры понятия как
• объект проекта,
• интерфейс,
• порт,
• архитектура,
• сигнал,
• атрибуты сигнала,
• операторы параллельного присваивания,
• процесс и др.

Сигнал в VHDL трактуется весьма широко и может быть скалярным (целым, вещественным, битовым и т.д.) или векторным (шинным), булевым или многозначным. Многозначная логика (реально трех-, четырех-, девяти- и 12-значная) позволяет выявлять с помощью моделирования такие явления в схемах как гонки на входах схемы, неопределенности на выходах, решать задачи мультиплексирования шины.

Разнообразие форм описания объекта проекта — одно из замечательных свойств языка VHDL, позволяющее использовать его для решения задач синтеза по методу нисходящего проектирования. VHDL-описание может быть представлено в одной из следующих форм:

а) на поведенческом уровне с помощью двух форм:
— потоковой, имитирующей поведение объекта проекта как последовательность прохождения потока сигналов (данных, адресов, управляющих сигналов);
— процессной, имитирующей поведение объекта проекта как совокупность независимых, но синхронизируемых во времени процессов, определяющих алгоритм функционирования;

б) на структурном уровне имитирует объект проекта как совокупность компонентов структуры и связей между ними, при этом для описания компонентов может быть выбрана любая из перечисленных форм, включая и структурную.

Количество уровней вложенности структурной модели может быть произвольным, что позволяет фактически описать любую ДС от уровня ее устройств до уровня логических, принципиально электрических схем и элементов и до кремниевого уровня.


Комментарии запрещены.




Статистика