Текстовый редактор описания аппаратуры на языке VHDL или Verilog
Текстовый редактор в системе Active-HDL (рисунок в самом низу), обладает целым рядом дополнительных возможностей, по сравнению с обычным редактором, которые облегчают разработку программ на VHDL и Verilog.
К таким возможностям относятся:
• подсветка языковых конструкций VHDL и Verilog;
• операции над блоками кода (например, комментирование блока целиком);
• автоматическое дополнение языковых конструкций;
• помощник по вводу типовых конструкций языков описания аппаратуры (Language Assistant). Разработчик имеет возможность создавать собственные шаблоны кода, которые впоследствии могут быть добавлены в программу. Для вставки шаблона в документ используется контекстное меню поля редактирования;

• тесная интеграция с компилятором и ядром моделирования для отладки программ. Предусмотрена возможность указания переменных, за которыми устанавливается наблюдение (Watcher), точек останова (Breakpoints) и т.п.
К несомненным достоинствам текстового редактора системы Active-HDL следует отнести возможность разбиения кода на логические блоки согласно синтаксису языка описания аппаратуры (VHDL или Verilog). Блоки выделяются цветом, и пользователь может скрыть/отобразить их содержимое (см. рисунок ниже).
