Отношение компьютера к моделированию
19.12.2011 | 
Автор: Да здравствует математическая модель! Итак, в наших руках электронный помощник – быстро считающий, памятливый, владеющий многими языками да к тому же способный художник-иллюстратор своего «внутреннего мира». Загляденье! Однако не будем впадать в «машинопоклонство». ЭВМ как таковая ничего не даст для познания, если…
Прочитать остальную часть записи »
Рубрика: Компьютеры
Многоуровневые индексы, вторичные индексы, поиск документов и обращенные индексы
Многоуровневые индексы
Для ускорения просмотра больших индексов, часто делают индекс для индекса. Тогда индексный файл очень большой, и его приходиться частями загружать в оперативную память, и это тоже долго. Тогда если есть индексный файл, то фактически делается другой уровень.
Прочитать остальную часть записи »
Рубрика: Базы данных
Примеры моделирования дискретных схем на VHDL
В качестве примера приведем проекты на VHDL, реализующие при помощи различных форм VHDL-описаний простейший одноразрядный сумматор с учетом переноса (см. рисунок), а также сумматор с произвольной разрядностью.
Прочитать остальную часть записи »
Рубрика: VHDL
Задачи, решаемые применением языка VHDL для анализа и синтеза дискретных систем
Принципы моделирования дискретных систем, заложенные при разработке языка VHDL, и средства языка позволяют решать следующие задачи, возникающие при анализе и синтезе ДС.
Прочитать остальную часть записи »
Рубрика: VHDL
Контроль выполнения: оператор утверждения и механизм атрибутов
Одной из задач синтеза схем является обеспечение требований корректности работы схемы в реальных условиях и согласованности временных соотношений входных сигналов (например, кода адреса, кода данных и управляющих сигналов приема кода, задания режима работы схемы, выборки микросхемы и прочее), задержек переключения элементов схемы и т.д.
Прочитать остальную часть записи »
Рубрика: VHDL
Проект и структура описания объектов в VHDL
1. Структура проекта
Проект в VHDL определяется как совокупность связанных проектных пакетов. Проектными пакетами (design unit) называются независимые (external) фрагменты описаний, которые можно независимо анализировать компилятором и помещать в рабочую библиотеку проекта (Work).
Прочитать остальную часть записи »
Рубрика: VHDL
Процессы и сигналы в VHDL
В VHDL моделируемые объекты (объекты проекта) представляют собой совокупность параллельных процессов, взаимодействие между которыми осуществляется при помощи сигналов. Каждый процесс состоит из последовательности операторов и может находиться в одном из двух состояний — пассивном, когда процесс ожидает прихода сигналов запуска или наступления соответствующего момента времени, и активном — когда процесс исполняется.
Прочитать остальную часть записи »
Рубрика: VHDL
Простейшие операции в машине
Ученые поняли преимущества двоичной системы счисления, которая впервые применялась Атанасовым. Благодаря ей вся информация в машине представляется мозаикой нулей и единиц. Поэтому носители информации – электронные лампы, полупроводники, ферритовые намагничивающиеся сердечники – должны находиться не более чем в двух состояниях.
Прочитать остальную часть записи »
Рубрика: Компьютеры
Принципы моделирования на языке VHDL
Событием в моделируемой ДС в общем случае называется переход системы из одного состояния в другое, а при моделировании ДС на уровне передачи сигналов в схеме — какое-либо изменение любого из сигналов.
Прочитать остальную часть записи »
Рубрика: VHDL
Функции и процедуры, пакеты в VHDL
В VHDL, как и в других языках, многократно используемые на различных участках программы операции часто реализуются при помощи функций и процедур. Объявление функции задает имя функции, тип возвращаемого значения (если оно есть), количество и типы аргументов (если они есть).
Прочитать остальную часть записи »
Рубрика: VHDL
Операторы управления в VHDL
В VHDL определены следующие операторы управления:
• условный оператор if, elsif;
• операторы цикла for, while, loop;
• оператор выбора case;
• оператор возврата return.
Прочитать остальную часть записи »
Рубрика: VHDL
Моделирование цифрового автомата управления лифтом – Active-HDL
1. Постановка задачи
Необходимо разработать модель устройства управления лифтом. Лифт должен реагировать на нажатие клавиш выбора этажа (всего 9 этажей) внутри кабины, а также клавиш вызова лифта, расположенных на каждом этаже. Лифт без дверей. Для посадки/высадки лифт останавливается на требуемом этаже и находится на этом этаже до тех пор, пока не будет вызван на другой этаж.
Прочитать остальную часть записи »
Рубрика: Aldec Active-HDL 5.1
Операции в VHDL
Для предопределенных типов в VHDL определен набор основных операций, кроме того, существует возможность определять операторы и для пользовательских типов, что обеспечивает прозрачность работы с типами на уровне кода. Для массивов помимо обычных операций определены операции выборки элемента, вырезки и конкатенации.
Прочитать остальную часть записи »
Рубрика: VHDL
Разработка модели двоичного одноразрядного сумматора с переносом – Active-HDL
Пусть требуется разработать модель устройства «двоичный одноразрядный сумматор с переносом» на структурном уровне; структурное описание должно использовать библиотеку элементов, представляемых на поведенческом уровне. Описания схем компонентов будем представлять с использованием многозначной логики (библиотека std_logic).
Прочитать остальную часть записи »
Рубрика: Aldec Active-HDL 5.1
Ссылочные типы и динамические объекты в VHDL
Помимо статических (объявленных в процессе, блоке или пакете и создающихся в начале моделирования) и локальных (объявленных в подпрограмме) объектов VHDL обеспечивает возможность для управляемого создания и удаления объектов.
Прочитать остальную часть записи »
Рубрика: VHDL
Средства управления Aldec Active-HDL
Система Active-HDL ориентирована на профессиональное использование и, как следствие, обладает необходимыми средствами не только для работы с отдельными файлами VHDL, но и с проектами, состоящими из множества файлов-описаний различных блоков устройства, временных диаграмм и т.п. Прочитать остальную часть записи »
Рубрика: Aldec Active-HDL 5.1